首頁 > 新聞中心 > EDA/PCB > 制程/工藝
7 月 9 日消息，根據(jù) UDN 報道，高通驍龍 8 Gen 4 和聯(lián)發(fā)科天璣 9400 兩款旗艦芯片將于 2024 年第 4 季度同臺競技，均采用臺積電的 3nm 工藝，目前已經(jīng)進入流片階段。天璣 9400 芯片此前消......
由三星電子于去年 6 月發(fā)起的 MDI（多芯片集成）聯(lián)盟，正涌入更多的合作者。目前，該聯(lián)盟中包括多家存儲、封裝基板和測試廠商在內(nèi)的合作伙伴已增至 30 家，較去年的 20 家有所增長，僅一年時間就增加了 10 家。近年來......
全球AI芯片封裝市場由臺積電、日月光獨占，中國臺灣這兩大巨頭連手擴大與韓廠差距，日月光是半導體封測領頭羊，市占率達27.6%，而截至2023年，韓廠封裝產(chǎn)業(yè)市占率僅6%。專家表示，韓國封裝產(chǎn)業(yè)長期專注在內(nèi)存芯片，在AI半......
晶體是計算機、通訊、航空、激光技術等領域的關鍵材料。傳統(tǒng)制備大尺寸晶體的方法，通常是在晶體小顆粒表面「自下而上」層層堆砌原子，好像「蓋房子」，從地基逐層「砌磚」，最終搭建成「屋」。 北京大學科研團隊在國際上首創(chuàng)出一種全新......
盡管美國CHIPS項目辦公室此前已宣布，將關閉對半導體工廠或晶圓廠的聯(lián)邦資助機會，但對半導體其他細分領域廠商的資助依然持續(xù)。當?shù)貢r間6月26日，半導體材料廠商Entegris宣布，根據(jù)《芯片與科學法案》而獲得美國政府75......
IT之家 7 月 4 日消息，根據(jù)工商時報報道，臺積電提出了更完善的背面供電網(wǎng)絡（BSPDN）解決方案，所采用方式最直接、高效，但代價是生產(chǎn)復雜且昂貴。為什么要背面供電網(wǎng)絡？由于晶體管越來越小，密度越來越高，堆......
源自臺積電2016年之InFO（整合扇出型封裝）的FOWLP（扇出型晶圓級封裝）技術，伴隨AMD、輝達等業(yè)者積極洽談以FOPLP（扇出型面板級封裝）進行芯片封裝，帶動市場對FOPLP（扇出型面板級封裝）關注。集邦科技指出......
TrendForce集邦咨詢指出，自臺積電于2016年開發(fā)命名為整合扇出型封裝（InFO）的扇出型晶圓級封裝（FOWLP）技術，并應用于iPhone7 手機所使用的A10處理器后，專業(yè)封測代工廠(OSAT)業(yè)者競相發(fā)......
7月3日消息，三星今天正式發(fā)布了其首款3nm工藝芯片——Exynos W1000。這款芯片專為可穿戴設備設計，預計將應用于即將推出的Galaxy Watch 7和Galaxy Watch Ultra智能手表。Exynos......
7 月 4 日消息，根據(jù)經(jīng)濟日報報道，在 AMD 之后，蘋果公司在 SoIC 封裝方案上已經(jīng)擴大和臺積電的合作，預估在2025 年使用該技術。臺積電正在積極提高 CoWoS 封裝產(chǎn)能的同時，也在積極推動下一代 SoIC ......
43.2%在閱讀
23.2%在互動
<strike id="kx8vi"></strike>
