3d chiplet 文章進(jìn)入3d chiplet技術(shù)社區(qū)

未來存儲(chǔ)產(chǎn)品將導(dǎo)入Chiplet技術(shù)

隨著人工智能、云計(jì)算等技術(shù)的快速發(fā)展，全球存儲(chǔ)市場(chǎng)競(jìng)爭(zhēng)日益激烈，存儲(chǔ)芯片市場(chǎng)正迎來前所未有的變革。據(jù)悉，三星電子、SK海力士等存儲(chǔ)巨頭紛紛加大在新技術(shù)領(lǐng)域的投入，以應(yīng)對(duì)市場(chǎng)的快速變化和競(jìng)爭(zhēng)壓力，搶占市場(chǎng)份額和商業(yè)機(jī)會(huì)。在這些新技術(shù)中，CXL和定制芯片、chiplet技術(shù)尤為引人關(guān)注，成為了各大存儲(chǔ)大廠競(jìng)相角逐的新戰(zhàn)場(chǎng)。綜合韓媒報(bào)道，SK海力士副總裁文起一在學(xué)術(shù)會(huì)議上稱，Chiplet芯粒/小芯片技術(shù)將在2~3年后應(yīng)用于DRAM和NAND產(chǎn)品。值得注意的是，SK海力士正在內(nèi)部開發(fā)Chiplet技術(shù)，不僅加入
關(guān)鍵字：存儲(chǔ) Chiplet

在 Chiplet 時(shí)代如何規(guī)劃芯片布局

自動(dòng)緩解熱問題成為異構(gòu)設(shè)計(jì)中的首要任務(wù)。
關(guān)鍵字： Chiplet

是德科技推出System Designer和Chiplet PHY Designer，優(yōu)化基于數(shù)字標(biāo)準(zhǔn)的仿真工作流程

●? ?借助由仿真驅(qū)動(dòng)的虛擬合規(guī)性測(cè)試解決方案，采用更智能、更精簡(jiǎn)的工作流程，提高?PCIe?設(shè)計(jì)的工作效率●? ?具有設(shè)計(jì)探索和報(bào)告生成能力，可加快小芯片的信號(hào)完整性分析以及?UCIe?合規(guī)性驗(yàn)證，從而幫助設(shè)計(jì)師提高工作效率，縮短新產(chǎn)品上市時(shí)間System Designer for PCIe?是一種智能的設(shè)計(jì)環(huán)境，用于對(duì)最新PCIe Gen5?和?Gen6?系統(tǒng)進(jìn)行建模和仿真是德科技（
關(guān)鍵字：是德科技 System Designer Chiplet PHY Designer 仿真

美國(guó)宣布撥款16億美元，激勵(lì)先進(jìn)封裝研發(fā)

當(dāng)?shù)貢r(shí)間周二，美國(guó)商務(wù)部發(fā)表官方聲明，宣布將撥款高達(dá)16億美元用于加速國(guó)內(nèi)半導(dǎo)體先進(jìn)封裝的研發(fā)。此舉是美國(guó)政府2023年公布的國(guó)家先進(jìn)封裝制造計(jì)劃NAPMP的一部分。聲明中稱，該筆資金來源于2022年《芯片與科學(xué)法案》520億美元授權(quán)資金的一部分，重點(diǎn)支持企業(yè)在芯片封裝新技術(shù)領(lǐng)域進(jìn)行創(chuàng)新。美國(guó)政府計(jì)劃通過獎(jiǎng)勵(lì)金的形式向先進(jìn)封裝領(lǐng)域的創(chuàng)新項(xiàng)目提供每份不超過1.5億美元的激勵(lì)。且項(xiàng)目需與以下五個(gè)研發(fā)領(lǐng)域中的一個(gè)或多個(gè)相關(guān)：1、設(shè)備、工具、工藝、流程集成；2、電力輸送和熱管理；3、連接器技術(shù)，包括光子學(xué)和射頻；
關(guān)鍵字：先進(jìn)封裝 chiplet EDA

曾號(hào)稱碾壓英偉達(dá)！壁仞科技：?jiǎn)蝹€(gè)國(guó)產(chǎn)AI芯片不強(qiáng)但數(shù)量多、軟件加持就不一樣了

7月10日消息，近日，壁仞科技副總裁兼AI軟件首席架構(gòu)師丁云帆在談及計(jì)算瓶頸時(shí)表示，解決算力瓶頸問題需要從三個(gè)維度考慮：硬件集群算力、軟件有效算力、異構(gòu)聚合算力。他認(rèn)為，做好這三個(gè)維度的工作，即使國(guó)產(chǎn)AI芯片單個(gè)算力不強(qiáng)，也能通過綜合手段提升算力，滿足國(guó)內(nèi)大模型訓(xùn)練的需求。“我們2020年設(shè)計(jì)的第一代產(chǎn)品里就做了chiplet架構(gòu)，國(guó)外巨頭在今年發(fā)布的產(chǎn)品如英偉達(dá)B100和英特爾Gaudi 3也采用了同樣的思路，他們用最先進(jìn)的制程，但也需要chiplet來突破摩爾定律限制來提升單卡算力?！倍≡品f道。據(jù)他
關(guān)鍵字：壁仞科技 AI芯片 chiplet

內(nèi)存制造技術(shù)再創(chuàng)新，大廠新招數(shù)呼之欲出

制造HBM難，制造3D DRAM更難。
關(guān)鍵字： HBM 3D DRAM

鎧俠公布藍(lán)圖：2027年實(shí)現(xiàn)1000層3D NAND堆疊

近日，據(jù)媒體報(bào)道，日本存儲(chǔ)芯片廠商鎧俠公布了3D NAND閃存發(fā)展藍(lán)圖，目標(biāo)2027年實(shí)現(xiàn)1000層堆疊。鎧俠表示，自2014年以來，3D NAND閃存的層數(shù)經(jīng)歷了顯著的增長(zhǎng)，從初期的24層迅速攀升至2022年的238層，短短8年間實(shí)現(xiàn)了驚人的10倍增長(zhǎng)。鎧俠正是基于這種每年平均1.33倍的增長(zhǎng)速度，預(yù)測(cè)到2027年達(dá)到1000層堆疊的目標(biāo)是完全可行的。而這一規(guī)劃較此前公布的時(shí)間早了近3年，據(jù)日本媒體今年4月報(bào)道，鎧俠CTO宮島英史在71屆日本應(yīng)用物理學(xué)會(huì)春季學(xué)術(shù)演講會(huì)上表示，公司計(jì)劃于2030至2031
關(guān)鍵字：鎧俠 3D NAND堆疊

SK海力士5層堆疊3D DRAM新突破：良品率已達(dá)56.1%

6月25日消息，據(jù)媒體報(bào)道，SK海力士在近期于美國(guó)夏威夷舉行的VLSI 2024峰會(huì)上，重磅發(fā)布了關(guān)于3D DRAM技術(shù)的最新研究成果，展示了其在該領(lǐng)域的深厚實(shí)力與持續(xù)創(chuàng)新。據(jù)最新消息，SK海力士在3D DRAM技術(shù)的研發(fā)上取得了顯著進(jìn)展，并首次詳細(xì)公布了其開發(fā)的具體成果和特性。公司正全力加速這一前沿技術(shù)的開發(fā)，并已取得重大突破。SK海力士透露，目前其5層堆疊的3D DRAM良品率已高達(dá)56.1%，這一數(shù)據(jù)意味著在單個(gè)測(cè)試晶圓上，能夠成功制造出約1000個(gè)3D DRAM單元，其中超過一半（即561個(gè)）為良
關(guān)鍵字： SK海力士 3D DRAM

西門子推出Calibre 3DThermal軟件，持續(xù)布局3D IC市場(chǎng)

●? ?Calibre 3DThermal?可為?3D IC?提供完整的芯片和封裝內(nèi)部熱分析，幫助應(yīng)對(duì)從芯片設(shè)計(jì)和?3D?組裝的早期探索到項(xiàng)目?Signoff?過程中的設(shè)計(jì)與驗(yàn)證挑戰(zhàn)●? ?新軟件集成了西門子先進(jìn)的設(shè)計(jì)工具，能夠在整個(gè)設(shè)計(jì)流程中捕捉和分析熱數(shù)據(jù)西門子數(shù)字化工業(yè)軟件近日宣布推出?Calibre??3DThermal?軟件，可針對(duì)?3D?
關(guān)鍵字：西門子 Calibre 3DThermal 3D IC

邁向 3D 內(nèi)存：三星電子計(jì)劃 2025 年完成 4F2 VCT DRAM 原型開發(fā)

IT之家 5 月 21 日消息，綜合韓媒 ZDNet Korea 和 The Elec 報(bào)道，三星電子執(zhí)行副總裁 Lee Siwoo 在本月舉行的 IEEE IMW 2024 研討會(huì)上表示該企業(yè)計(jì)劃在明年推出 4F2 VCT DRAM 原型。目前 3D DRAM 領(lǐng)域商業(yè)化研究集中在兩種結(jié)構(gòu)上：一種是 4F2 VCT（IT之家注：Vertical Channel Transistor，垂直通道晶體管） DRAM；另一種是 VS-CAT（Vertical Stacke
關(guān)鍵字： 3D 內(nèi)存存儲(chǔ) 三星

SK海力士試圖用低溫蝕刻技術(shù)生產(chǎn)400多層的3D NAND

在-70°C 下工作的蝕刻工具有獨(dú)特的性能。
關(guān)鍵字： SK海力士 3D NAND

5G加速聯(lián)電首推RFSOI 3D IC解決方案

聯(lián)電昨（2）日所推出業(yè)界首項(xiàng)RFSOI 3D IC解決方案，此55奈米R(shí)FSOI制程平臺(tái)上所使用的硅堆棧技術(shù)，在不損耗射頻（RF）效能下，可將芯片尺寸縮小逾45％，聯(lián)電表示，此技術(shù)將應(yīng)用于手機(jī)、物聯(lián)網(wǎng)和AR/VR，為加速5G世代鋪路，且該制程已獲得多項(xiàng)國(guó)際專利，準(zhǔn)備投入量產(chǎn)。聯(lián)電表示，RFSOI是用于低噪聲放大器、開關(guān)和天線調(diào)諧器等射頻芯片的晶圓制程。隨著新一代智能手機(jī)對(duì)頻段數(shù)量需求的不斷增長(zhǎng)，聯(lián)電的RFSOI 3D IC解決方案，利用晶圓對(duì)晶圓的鍵合技術(shù)，并解決了芯片堆棧時(shí)常見的射頻干擾問題，將裝置中
關(guān)鍵字： 5G 聯(lián)電 RFSOI 3D IC

聯(lián)電：3D IC解決方案已獲得客戶采用，預(yù)計(jì)今年量產(chǎn)

近日，晶圓代工大廠聯(lián)電舉行法說會(huì)，公布2024年第一季財(cái)報(bào)，合并營(yíng)收546.3億元新臺(tái)幣，較2023年第四季549.6億元新臺(tái)幣減少0.6%，較2023年第一季542.1億元新臺(tái)幣成長(zhǎng)0.8%。第一季毛利率達(dá)30.9%，歸屬母公司凈利104.6億元新臺(tái)幣。聯(lián)電共同總經(jīng)理王石表示，由于電腦領(lǐng)域需求回升，第一季晶圓出貨量較2023年第四季成長(zhǎng)4.5%。盡管產(chǎn)能利用率微幅下降至65%，成本控管及營(yíng)運(yùn)效率提升，仍維持相對(duì)穩(wěn)健獲利。電源管理芯片、RFSOI芯片和人工智能AI服務(wù)器矽中介層需求推動(dòng)下，特殊制程占總營(yíng)收
關(guān)鍵字：聯(lián)電 3D IC

如何減少光學(xué)器件的數(shù)據(jù)延遲

光子學(xué)和電子學(xué)這兩個(gè)曾經(jīng)分離的領(lǐng)域似乎正在趨于融合。
關(guān)鍵字： 3D-IC

Zivid最新SDK 2.12:捕獲透明物體，最先進(jìn)的點(diǎn)云

Zivid最新SDK2.12正式發(fā)布，是對(duì)我們3D視覺相機(jī)的一次絕佳更新。本次發(fā)布中，我們?nèi)碌腛mni Engine有了更驚人的性能提高。Omni v2提供了更長(zhǎng)的工作距離，速度更快，點(diǎn)云質(zhì)量更好，特別是在透明物體上。升級(jí)要點(diǎn)· Omni Engine v.2我們用于捕捉透明度的最先進(jìn)的3D技術(shù)已經(jīng)獲得了重大升級(jí)。Omni v2顯著減少了與成像透明物體相關(guān)的點(diǎn)云偽影和錯(cuò)誤并且可以比以前快約35%地生成這些高質(zhì)量的點(diǎn)云。當(dāng)在高端GPU上運(yùn)行時(shí)，我們推薦的預(yù)設(shè)和配置的捕獲時(shí)間從490毫秒減少到約315毫秒。
關(guān)鍵字： Zivid 3D 機(jī)器人