基于SDRAM芯片立體封裝大容量的應(yīng)用

　　
圖10控制器原理框圖

　　控制器分三部分:control邏輯控制、initial初始化和funtion功能部分。initial部分主要完成初始化模式設(shè)置;funtion部分主要完成刷新、讀和寫(xiě)功能;control邏輯控制部分主要是控制協(xié)調(diào)initial初始化和funtion功能部分。

　　各個(gè)信號(hào)說(shuō)明如表2所示:

　　表2 控制器信號(hào)說(shuō)明

　　
initial初始化

　　按照?qǐng)D4初始化和模式設(shè)置時(shí)序圖，在初始化過(guò)程中，首先要延時(shí)100us，以便VCC和CLK穩(wěn)定，接著發(fā)送NOP命令，再接著發(fā)PRECHARGE命令，此時(shí)發(fā)送A[10]=1，表示選擇所有banks。延時(shí)tRP時(shí)間后發(fā)送AUTO REFRESH和NOP命令,如果延時(shí)大于tRFC，那么再發(fā)AUTO REFRESH和NOP命令。延時(shí)tRFC時(shí)間后發(fā)LOAD MODE REGISTER命令，地址信號(hào)送入設(shè)置的模式數(shù)據(jù)，之后發(fā)NOP命令，最好發(fā)ACTIVE命令，并送入行地址和bank信號(hào)。操作如圖11(a)initial流程圖所示：

圖11(a)initial流程圖 圖11(b)自動(dòng)刷新流程圖

　　圖11(c)單個(gè)讀流程圖 圖11(d)單個(gè)寫(xiě)流程圖

　　自動(dòng)刷新

　　按照?qǐng)D7自動(dòng)刷新時(shí)序圖，F(xiàn)PGA實(shí)現(xiàn)自動(dòng)刷新可按照?qǐng)D11(b)自動(dòng)刷新流程圖來(lái)實(shí)現(xiàn)，共有十個(gè)狀態(tài)：IDLE、PRECHARGE、NOP、AUTO REFRESH、NOP、AUTO REFRESH、NOP、ACTIVE、autdone=1和autdone=0。這里并沒(méi)有把NOP、AUTO REFRESH合并是因?yàn)椴幌朐黾与y度。另外，ACTIVE和autdone=1也可以放在同一個(gè)狀態(tài)中。自動(dòng)刷新功能是由start_sig=3’b100發(fā)起的，之后就是按照十個(gè)狀態(tài)按順序進(jìn)行。autdone=1和autdone=0兩個(gè)狀態(tài)在讀時(shí)序中并沒(méi)有出現(xiàn)，應(yīng)用案例用著兩個(gè)狀態(tài)來(lái)產(chǎn)生一個(gè)正脈沖表示自動(dòng)刷新動(dòng)作完成了，用于各個(gè)部分協(xié)調(diào)。最后當(dāng)start_sig=3’b000時(shí)返回IDLE狀態(tài)這個(gè)動(dòng)作很重要，因?yàn)樽詣?dòng)刷新、讀寫(xiě)操作都是用同一個(gè)狀態(tài)變量，當(dāng)刷新完成時(shí)狀態(tài)變量處于autdone=0這個(gè)狀態(tài)，假如刷新完成之后進(jìn)行讀操作，那么最終只進(jìn)行了autdone=0這步操作，而不是從IDLE到autdone=0一系列的操作。其他操作原理同樣如此

　　單個(gè)讀操作

　　按照?qǐng)D9單個(gè)讀時(shí)序圖，F(xiàn)PGA實(shí)現(xiàn)讀操作可按圖11(c)單個(gè)讀流程圖來(lái)完成。實(shí)現(xiàn)共有十個(gè)狀態(tài)：IDLE、ACTIVE、NOP、READ、NOP、NOP 、ACTIVE、NOP 、autdone=1和autdone=0。單個(gè)讀功能由start_sig=3’b010發(fā)起的，之后就是按照十個(gè)狀態(tài)按順序進(jìn)行。autdone=1和autdone=0兩個(gè)狀態(tài)產(chǎn)生一個(gè)正脈沖表示讀動(dòng)作完成了。最后當(dāng)start_sig=3’b000時(shí)返回IDLE狀態(tài)。

　　單個(gè)寫(xiě)操作

　　按照?qǐng)D8單個(gè)寫(xiě)時(shí)序圖，F(xiàn)PGA實(shí)現(xiàn)寫(xiě)操作可按圖11(d)單個(gè)寫(xiě)流程圖來(lái)完成。實(shí)現(xiàn)共有十個(gè)狀態(tài)：IDLE、ACTIVE、NOP、NOP、NOP、WRITE、NOP、NOP 、NOP 、ACTIVE、NOP 、autdone=1和autdone=0。單個(gè)寫(xiě)功能由start_sig=3’b001發(fā)起的，之后就是按照13個(gè)狀態(tài)按順序進(jìn)行。autdone=1和autdone=0兩個(gè)狀態(tài)產(chǎn)生一個(gè)正脈沖表示寫(xiě)動(dòng)作完成了。最后當(dāng)start_sig=3’b000時(shí)返回IDLE狀態(tài)。

　　邏輯控制部分

　　邏輯控制部分是一個(gè)重要的部分，是整個(gè)控制器的控制中心。邏輯控制部分主要功能如圖12邏輯控制部分流程圖所示。

　　邏輯控制部分在上電復(fù)位時(shí)，首先要完成初始化模式設(shè)置，當(dāng)初始化模塊完成初始化輸出initdone時(shí)，邏輯控制部分輸出busy=0，表示初始化完成了。接著進(jìn)入空閑IDLE狀態(tài)，在這個(gè)狀態(tài)中進(jìn)行刷新autreflesh、讀rden和寫(xiě)wren的檢測(cè)。當(dāng)檢測(cè)到autreflesh=1時(shí)，表示要進(jìn)行刷新動(dòng)作置start_sig=3’b100啟動(dòng)刷新功能，刷新完成之后得到反饋信號(hào)autdone=1，之后清除定時(shí)器，置start_sig=3’b100讓功能模塊狀態(tài)變量回到空閑IDLE狀態(tài)，并且回到邏輯控制部分的空閑狀態(tài)。當(dāng)檢測(cè)到rden=1時(shí)，置start_sig=3’b010啟動(dòng)讀功能，等到funwrdone=1讀完成時(shí)，置start_sig=3’b000讓功能模塊狀態(tài)變量回到空閑IDLE狀態(tài)，并輸出一個(gè)wrdone的正脈沖表示讀功能完成，然后回到邏輯控制部分的空閑狀態(tài)。當(dāng)檢測(cè)到wren=1時(shí)，置start_sig=3’b001啟動(dòng)寫(xiě)功能，等到funwrdone=1讀完成時(shí)，置start_sig=3’b000讓功能模塊狀態(tài)變量回到空閑IDLE狀態(tài)，并輸出一個(gè)wrdone的正脈沖表示寫(xiě)功能完成，然后回到邏輯控制部分的空閑狀態(tài)。刷新讀寫(xiě)功能的檢測(cè)是有順序的，也就是說(shuō)是有優(yōu)先級(jí)的，刷新比較重要，不立即數(shù)據(jù)就會(huì)丟失，所有首先檢測(cè)刷新動(dòng)作，相對(duì)來(lái)說(shuō)讀寫(xiě)并沒(méi)有比較明顯的區(qū)別，本案例讀的優(yōu)先級(jí)比寫(xiě)的優(yōu)先級(jí)高。

　　
圖12 邏輯控制部分流程圖

　　2、 FPGA與VDSD3G48的硬件連接

　　
FPGA與VDSD3G48硬件連接圖

　　如圖所示，F(xiàn)PGA輸入CLKIN時(shí)鐘和RESET復(fù)位信號(hào)，其中復(fù)位信號(hào)能夠復(fù)位鎖相環(huán)PLL和SDRAM控制器，時(shí)鐘輸入經(jīng)過(guò)PLL倍頻之后一路送給SDRAM控制器，另一路送給輸出送給VDSD3G48。FPGA的SDRAM_ADDR[12:0]、SDRAM_BA[1:0]、SDRAM_CS[6:1]、SDRAM_CKE、SDRAM_CAS、SDRAM_RAS、SDRAM_WE、SDRAM_DQ[47:0]、SDRAM_DQMH[3:0]、SDRAM_DQML[3:1]分別與VDSD3G48的ADDR[12:0]、BA[1:0]、CS[6:1]、CKE、#CAS、#RAS、#WE、DQ[47:0]、DQMH[3:1]和DQML[3:1]相連。

　　結(jié) 語(yǔ)

　　對(duì)于同步隨機(jī)動(dòng)態(tài)存取存儲(chǔ)器(SDRAM)堆疊而成的立體封裝的大容量存儲(chǔ)芯片VDSD3G48，要進(jìn)行初始化和刷新操作才能保證訪問(wèn)的正確性。同時(shí)基于SDRAM芯片立體封裝存儲(chǔ)器縮短了內(nèi)部信號(hào)連接長(zhǎng)度、減少了寄生效應(yīng)，增強(qiáng)了抗干擾能力，可廣泛用于車輛、衛(wèi)星、飛機(jī)和空間站等領(lǐng)域。