EEPW首頁(yè) >>
主題列表 >>
fsp:fpga-pcb
fsp:fpga-pcb 文章 進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)
基于STM32和FPGA的CAN總線運(yùn)動(dòng)控制器的設(shè)計(jì)
- 運(yùn)用低功耗COrtex—M3微控制器STM32F103VBT6和FPGA芯片設(shè)計(jì)一種基于CAN總線的運(yùn)動(dòng)控制器。介紹系統(tǒng)的體系結(jié)構(gòu)、主要硬件設(shè)計(jì)和軟件結(jié)構(gòu)。利用FPGA高速處理能力實(shí)現(xiàn)控制算法，與外界通信采用STM32和CAN總線技術(shù)，系統(tǒng)穩(wěn)定可靠，另外，將設(shè)計(jì)好的FPGA程序或是C程序進(jìn)行封裝，系統(tǒng)的可移植性強(qiáng)。
- 關(guān)鍵字： STM32 FPGA CAN總線 運(yùn)動(dòng)控制
基于FPGA的步進(jìn)電機(jī)優(yōu)化控制
- 摘要：隨著控制技術(shù)以及步進(jìn)電機(jī)(Stepper Motor)的發(fā)展，現(xiàn)代工業(yè)的許多領(lǐng)域?qū)Σ竭M(jìn)電機(jī)的需求也越來(lái)越大。但是傳統(tǒng)的步進(jìn)電機(jī)控制系統(tǒng)多以單片機(jī)等微處理器為基礎(chǔ)，往往具有控制電路體積大、控制效率低、穩(wěn)定性差等
- 關(guān)鍵字： 步進(jìn)電機(jī) 控制系統(tǒng) FPGA 細(xì)分原理 PWM控制技術(shù)
步進(jìn)電機(jī)控制，專用ASIC芯片方案與通用芯片方案對(duì)比
- 步進(jìn)電機(jī)廣泛應(yīng)用于對(duì)精度要求比較高的運(yùn)動(dòng)控制系統(tǒng)中。在步進(jìn)電機(jī)驅(qū)動(dòng)器的關(guān)鍵技術(shù)研究中提到步進(jìn)電機(jī)的性能在很大程度上取決于所用的驅(qū)動(dòng)器，改善驅(qū)動(dòng)器的性能，可以顯著地提高步進(jìn)電機(jī)的性能，因此研制高性能的步
- 關(guān)鍵字： 驅(qū)動(dòng)器 專用芯片 FPGA 通用芯片 PLD GAL 步進(jìn)電機(jī)控制
畫PCB時(shí)的布線技巧和要領(lǐng)分析
- 布線是PCB設(shè)計(jì)過(guò)程中技巧最細(xì)、限定最高的，即使布了十幾年線的工程師也往往覺得自己不會(huì)布線，因?yàn)榭吹搅诵涡紊膯?wèn)題，知道了這根線布了出去就會(huì)導(dǎo)致什么惡果，所以，就變的不知道怎么布了。但是高手還是有的，他們有著很理性的知識(shí)，同時(shí)又帶著一些自我創(chuàng)作的情感去布線，布出來(lái)的線就頗為美觀有藝術(shù)感。 下面是一些好的布線技巧和要領(lǐng)： 首先，先對(duì)做個(gè)基礎(chǔ)介紹，PCB的層數(shù)可以分為單層，雙層和多層的，單層現(xiàn)在基本淘汰了。雙層板現(xiàn)在音響系統(tǒng)中用的挺多，一般是作為功放粗狂型的板子，多層板就是指4層及4層以上的
- 關(guān)鍵字： PCB 布線
PCB傳輸線之SI反射問(wèn)題
- 1. SI問(wèn)題的成因 SI問(wèn)題最常見的是反射，我們知道PCB傳輸線有“特征阻抗”屬性，當(dāng)互連鏈路中不同部分的“特征阻抗”不匹配時(shí)，就會(huì)出現(xiàn)反射現(xiàn)象。 SI反射問(wèn)題在信號(hào)波形上的表征就是：上沖/下沖/振鈴 等。 下圖所示是一個(gè)典型的高速信號(hào)互連鏈路，信號(hào)傳輸路徑包括：①發(fā)送端芯片(封裝與PCB過(guò)孔)②子卡PCB走線③子卡連接器④背板PCB走線⑤對(duì)側(cè)子卡連接器⑥對(duì)側(cè)子卡PCB走線⑦AC耦合電容⑧接收端芯片(封裝與PCB過(guò)孔)
- 關(guān)鍵字： PCB SI反射
羅德與施瓦茨應(yīng)邀參加2016 APAC IIA 會(huì)議，展示其先進(jìn)的PCB 測(cè)試解決方案
- 2016年9月21日，INTEL 公司在深圳舉辦了2016 APAC IIA研討會(huì)，羅德與施瓦茨公司(R&S公司)應(yīng)邀參加本次會(huì)議，并展示了其基于Delta-L+的PCB 測(cè)試解決方案。本次APAC IIA (APAC Interconnect Industry Association )會(huì)議針對(duì)印刷電路板的電氣特性方法與驗(yàn)證(如傳輸線損耗)展開探討，參會(huì)者主要來(lái)自于 PCB廠商、材料廠商、儀器廠商和終端使用者。 INTEL依據(jù)PCB產(chǎn)業(yè)的需要，加速開發(fā)系統(tǒng)化的實(shí)現(xiàn)流程，來(lái)滿足PCB設(shè)計(jì)
- 關(guān)鍵字： R&S PCB
FPGA實(shí)現(xiàn)的FIR算法在汽車動(dòng)態(tài)稱重儀中的應(yīng)用
- 引言 車輛在動(dòng)態(tài)稱重時(shí)，作用在平臺(tái)上的力除真實(shí)軸重外，還有許多因素產(chǎn)生的干擾力，如：車速、車輛自身諧振、路面激勵(lì)、輪胎驅(qū)動(dòng)力等，給動(dòng)態(tài)稱重實(shí)現(xiàn)高精度測(cè)量造成很大困難。若在消除干擾的過(guò)程中采用模擬方法濾波，參數(shù)則不能過(guò)大，否則將產(chǎn)生過(guò)大的延遲導(dǎo)致不能實(shí)現(xiàn)實(shí)時(shí)處理，從而造成濾波后的信號(hào)仍然含有相當(dāng)一部分的噪聲。所以必須采用數(shù)字濾波消除干擾。 FIR濾波的原理及實(shí)現(xiàn) 本文采用FIR數(shù)字濾波，其原理如公式1所示。 Y(n)= (1) 其中h(k)為系統(tǒng)濾波參數(shù)，x(n)為采集的信
- 關(guān)鍵字： FPGA FIR
技術(shù)干貨不容錯(cuò)過(guò)：EMC防護(hù)電路PCB設(shè)計(jì)
- 快速ESD 脈沖可能在電路板上相鄰(平行)導(dǎo)線間產(chǎn)生感應(yīng)電壓。如果上述情況發(fā)生，由于將不會(huì)得到保護(hù)，因此感應(yīng)電壓路徑將成為另一條讓浪涌到達(dá)IC的路徑。因此，被保護(hù)的輸入線不應(yīng)該被放置在其它單獨(dú)、未受保護(hù)的走線旁邊。推薦的ESD 抑制器件PCB 布局方案應(yīng)該是：應(yīng)盡可能的濾除所有的I/O 口的干擾信號(hào)，靠近連接器/觸點(diǎn)PCB側(cè)。 布線時(shí)，盡可能縮短高頻元器件之間的連線，設(shè)法減少它們的分布參數(shù)和相互間的電磁干擾;輸入輸出端用的導(dǎo)線應(yīng)盡量避免相鄰平行。最好加線間地線，以免發(fā)生反饋藕合。 在使用T
- 關(guān)鍵字： EMC PCB
高速實(shí)際據(jù)采集智能控制器的設(shè)計(jì)與實(shí)現(xiàn)
- 摘要：文章以嵌入式和數(shù)據(jù)采集技術(shù)為基礎(chǔ)，研究設(shè)計(jì)并實(shí)現(xiàn)了基于ARM+FPGA體系架構(gòu)面向高速實(shí)時(shí)數(shù)據(jù)采集應(yīng)用的一種實(shí)用新型智能控制器。本文闡述了主處理器ARM最小系統(tǒng)、協(xié)處理器FPGA最小系統(tǒng)和ARM與FPGA通信接口等硬
- 關(guān)鍵字： ARM FPGA 智能控制器 高速實(shí)時(shí)數(shù)據(jù)采集
基于NiosⅡ的單點(diǎn)自適應(yīng)控制器設(shè)計(jì)研究
- 摘要 為了提高道路交叉口通行能力，設(shè)計(jì)了一種單點(diǎn)交叉口自適應(yīng)控制系統(tǒng)。系統(tǒng)采用SOPC方案，利用具有NiosⅡ軟核的FPGA芯片設(shè)計(jì)了控制器的硬件，井利用遺傳算法建立了信號(hào)配時(shí)優(yōu)化模型、VHDL語(yǔ)言進(jìn)行了遺傳算法的硬
- 關(guān)鍵字： NiosⅡ FPGA 單點(diǎn)交叉口 自適應(yīng)控制 遺傳算法硬件化
基于ARM與FPGA的電力電源一體化監(jiān)控裝置
- 為了滿足電力電源系統(tǒng)中復(fù)雜應(yīng)用場(chǎng)景的一體化監(jiān)控需求，文中提出了一種硬件設(shè)計(jì)方案。本方案基于TI公司的AM335x系列ARM Cortex-A8處理器和XILINX公司的Spanan-3系列的FPGA芯片，重點(diǎn)介紹了ARM與FPGA通信互聯(lián)以及其他特殊功能模塊的實(shí)現(xiàn)方法。實(shí)驗(yàn)結(jié)果表明本硬件系統(tǒng)有應(yīng)用價(jià)值高、性價(jià)比高、穩(wěn)定可靠、靈活多變等優(yōu)點(diǎn)。
- 關(guān)鍵字： 電力電源一體化監(jiān)控 ARM Cortex―A8 FPGA 觸摸屏防靜電
JPEG2000數(shù)據(jù)壓縮的FPGA實(shí)現(xiàn)
- 高性能的數(shù)據(jù)壓縮可以有效的減少數(shù)據(jù)對(duì)存儲(chǔ)空間和通信帶寬的要求，降低通信成本。為解決圖像數(shù)據(jù)的高壓縮性能問(wèn)題，本文提出了基于JPEG2000標(biāo)準(zhǔn)的數(shù)據(jù)壓縮系統(tǒng)的FPGA實(shí)現(xiàn)方案。相對(duì)于軟件算法實(shí)現(xiàn)和其他硬件方法，采用FPGA硬件實(shí)現(xiàn)可降低系統(tǒng)復(fù)雜度提高性能。最終設(shè)計(jì)的IP核具有資源占用少，性能良好和便于擴(kuò)展等優(yōu)點(diǎn)，能夠滿足通信傳輸和照相設(shè)備等應(yīng)用需求。
- 關(guān)鍵字： JPEG2000 數(shù)據(jù)壓縮 FPGA DWT
基于FPGA的多路數(shù)字信號(hào)復(fù)接系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
- 摘要 數(shù)字復(fù)分接技術(shù)是數(shù)字通信網(wǎng)中的一項(xiàng)重要技術(shù)，能將若干路低速信號(hào)合并為一路高速信號(hào)，以提高帶寬利用率和數(shù)據(jù)傳輸效率。文中在介紹數(shù)字復(fù)接系統(tǒng)的基礎(chǔ)上，采用VHDL對(duì)數(shù)字復(fù)分接系統(tǒng)進(jìn)行建模設(shè)計(jì)和實(shí)現(xiàn)。并利
- 關(guān)鍵字： 數(shù)字復(fù)接系統(tǒng) 乒乓操作 先進(jìn)先出存儲(chǔ)器 FPGA
基于FPGA的數(shù)字通信實(shí)訓(xùn)平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)
- 摘要：本實(shí)訓(xùn)平臺(tái)著眼于提升高職層次學(xué)生的職業(yè)能力，圍繞典型的數(shù)字通信系統(tǒng)模型，設(shè)計(jì)了擴(kuò)展性強(qiáng)、可測(cè)性好的FPGA核心板，并開發(fā)了多個(gè)配套的功能模塊。憑借著FPGA強(qiáng)大的硬件可編程能力，創(chuàng)設(shè)了分層遞進(jìn)的實(shí)驗(yàn)?zāi)Ｊ?/li>
- 關(guān)鍵字： FPGA 數(shù)字通信系統(tǒng) EP1C3T144 QuartusⅡ9．0 片上通信系統(tǒng)
fsp:fpga-pcb介紹
您好，目前還沒(méi)有人創(chuàng)建詞條fsp:fpga-pcb!
歡迎您創(chuàng)建該詞條，闡述對(duì)fsp:fpga-pcb的理解，并與今后在此搜索fsp:fpga-pcb的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)fsp:fpga-pcb的理解，并與今后在此搜索fsp:fpga-pcb的朋友們分享。 創(chuàng)建詞條
fsp:fpga-pcb電路
fsp:fpga-pcb相關(guān)帖子
fsp:fpga-pcb資料下載
fsp:fpga-pcb專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473