賽靈思發(fā)布世界最大容量FPGA

　　全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc. )宣布推出首批 Virtex-7 2000T FPGA，這是利用68 億個晶體管打造的世界容量最大的可編程邏輯器件，為客戶提供了無與倫比的200 萬個邏輯單元，相當(dāng)于 2,000 萬個 ASIC 門，專門針對系統(tǒng)集成、ASIC 替代以及 ASIC 原型和模擬仿真的市場需求。堆疊硅片互聯(lián) (SSI) 技術(shù)的應(yīng)用成就了賽靈思大容量FPGA，而2.5D IC堆疊技術(shù)的率先應(yīng)用， 使得賽靈思能夠為客戶提供兩倍于同類競爭產(chǎn)品的容量并超越摩爾定律的發(fā)展速度。 而這是單硅片F(xiàn)PGA在 28nm工藝節(jié)點所根本無法實現(xiàn)的?？蛻衾觅愳`思 Virtex-7 2000T FPGA可以 替代大容量ASIC，在總體投入成本相當(dāng)?shù)那闆r下， 把開發(fā)時間提高2/3;同時創(chuàng)建集成系統(tǒng)，提高系統(tǒng)帶寬，并因為避免了I / O互連而大幅降低功耗。此外還可以加速先進(jìn)ASIC系統(tǒng)的原型設(shè)計和模擬仿真。

　　賽靈思可編程平臺開發(fā)高級副總裁 Victor Peng 指出：“Virtex-7 2000T FPGA 標(biāo)志著賽靈思創(chuàng)新和行業(yè)協(xié)作史上的一個重大里程碑。對于客戶而言， 其重大意義在于如果沒有堆疊硅片互聯(lián) (SSI) 技術(shù)，至少要等演進(jìn)到下一代工藝技術(shù)，才有可能在單個FPGA中實現(xiàn)如此大的晶體管容量。現(xiàn)在，有了Virtex-7 2000T FPGA， 客戶能立即為現(xiàn)有設(shè)計增添新的功能，不必采用 ASIC，單個FPGA 解決方案就能達(dá)到3-5個 FPGA 解決方案的功能，因而可大幅降低成本?；蛘攥F(xiàn)在就可以開始采用我們的最大容量FPGA進(jìn)行原型設(shè)計和構(gòu)建系統(tǒng)仿真器，和通常的更新?lián)Q代速度相比， 至少可以提前一年時間。”

　　從歷史上看，F(xiàn)PGA 產(chǎn)品系列中的最大器件通常是最后才向客戶推出的，這是因為半導(dǎo)體工藝的發(fā)展有一個爬斜坡的過程，最大器件的單位晶圓良率達(dá)到一定水平才能在經(jīng)濟(jì)上做到可行，這是需要時間的。賽靈思的 SSI 技術(shù)突破了這一挑戰(zhàn)，通過將四個不同 FPGA 芯片在無源硅中介層上互聯(lián)，構(gòu)建了世界最大容量的可編程邏輯器件，從而解決了無缺陷大型單芯片的制造挑戰(zhàn)。

　　ARM 設(shè)計技術(shù)和自動化副總裁 John Goodenough 指出：“ARM 公司很高興與賽靈思合作，在我們的驗證基礎(chǔ)架構(gòu)中部署業(yè)界領(lǐng)先的 Virtex-7 2000T 器件。這一新型器件支持一種靈活而有針對性的模擬仿真架構(gòu)，能大幅提升容量，使我們能夠針對ARM的下一代處理器更加輕松地進(jìn)行全面的系統(tǒng)驗證與確認(rèn)。”

　　Virtex-7 2000T 器件還為設(shè)備制造商提供了一個集成的平臺，能幫助他們在提升性能和功能的同時降低功耗。由于消除了電路板上不同 IC 間的 I/O 接口，系統(tǒng)的整體功耗得以顯著降低。同時，因為電路板上需要的 IC 器件數(shù)量減少，客戶能降低材料清單成本、測試和開發(fā)成本。此外， 由于芯片在硅中介層上并排放置，SSI 技術(shù)能夠避免多個芯片堆疊造成的功耗和可靠性問題。中介層在每個芯片間提供 10,000 多個高速互聯(lián)，可支持各種應(yīng)用所需要的高性能集成。

　　Virtex-7 2000T FPGA為客戶提供了通常只有大容量 ASIC 才具備的容量、性能和功耗水平，更增加了可重編程的優(yōu)勢。由于越來越多的系統(tǒng)和市場對 ASIC 的開發(fā)成本感到難以承受，Virtex-7 2000T FPGA 為那些面臨 ASIC 修改風(fēng)險和超過5,000萬美元的28nm 定制 ICNRE成本的設(shè)計， 提供了一個獨特的、可擴(kuò)展的替代解決方案。

　　賽靈思所有 28nm 器件(Artix-7、Kintex-7、Virtex-7 FPGA 和 Zynq-7000 EPP)均采用統(tǒng)一架構(gòu)，能夠在同一系列的不同產(chǎn)品間以及不同系列的產(chǎn)品間支持設(shè)計和 IP 重用。這些器件均采用臺積電的 28nm HPL(低功耗高介電層金屬閘技術(shù))工藝制造，這樣制造出來的 FPGA 靜態(tài)功耗比同類競爭產(chǎn)品降低一半。隨著器件容量的增大，靜態(tài)功耗降低的意義越發(fā)顯著。Virtex-7 2000T 相對于采用多個FPGA實現(xiàn)的設(shè)計方案而言，功耗更低，其中 28nm HPL 起到了關(guān)鍵作用。