SHARC處理器的起源和演進
——
加入技術交流群
SHARC內核能夠在一個周期內以高達40MHz的速度執(zhí)行計算，并且增加了I/O處理器，能夠在不增加任何內核開銷的條件下，在外設和雙端口4Mb SRAM存儲器之間高速傳輸數據。
本文引用地址：http://butianyuan.cn/article/98491.htm為了進一步提高最終用戶的系統(tǒng)性能和可擴展性，ADI設計團隊著手創(chuàng)建允許多處理器系統(tǒng)能共享數據并且開銷很小的機制。在外部端口邏輯中增加了一個簇總線控制器，可以無縫地進行處理器間的并行數據通信，每個簇最多可以有6個處理器。這種突破性技術允許系統(tǒng)架構師以高達240MBps的帶寬從主處理器向指定從處理器的內存直接傳送大量數據，或使用廣播模式向簇中的所有從器件直接發(fā)送數據。
使用ADI的鏈路端口專利技術還能實現處理器間的高速通信。每個ADSP-21060集成了6個獨立的鏈路端口用于點到點通信，因此可以實現額外的240MBps的I/O帶寬。
由于具有這種真正平衡的架構和擴展功能，SHARC處理器被廣泛用于運算強度大的應用，如醫(yī)療成像、軍事雷達和電子游戲機。
評論