SHARC處理器的起源和演進

　　ADSP-2146x架構(gòu)平衡考慮

　　由于ADSP-2146x系列處理器可以提供2.7GFlops的內(nèi)核運算性能，存儲器密集系統(tǒng)的設(shè)計師面臨的主要挑戰(zhàn)是管理來去各種存儲器和外設(shè)子系統(tǒng)的數(shù)據(jù)傳送。如果在設(shè)計階段沒有考慮這些要求，內(nèi)核可能由于較慢的大容量存儲器而被迫等待新的數(shù)據(jù)進行處理，或由于多個系統(tǒng)資源存取相同存儲區(qū)域而導(dǎo)致內(nèi)核死機。為了盡量減小這些潛在的瓶頸，ADSP-2146x系列內(nèi)置了最多達67個直接存儲器存取(DMA)通道用于外設(shè)和內(nèi)存之間的數(shù)據(jù)傳送。同時集成了工作頻率達內(nèi)核時鐘頻率一半的16位DDR2接口，使得用于存儲密集型應(yīng)用時的性能最大。這種內(nèi)核與外部存儲器之間的1:1時鐘比例極大地促進了數(shù)據(jù)的快速傳送，并且開銷很小，還能支持其它功能，比如從外部存儲器中直接執(zhí)行代碼。

　　內(nèi)部SRAM資源增加到了5Mb，這是所有SHARC處理器中最大的存儲器容量。連接內(nèi)核的帶寬仍是7.2GBps，因此保證了內(nèi)部運算任務(wù)的高速執(zhí)行。這種存儲器在架構(gòu)上被劃分為4個不連續(xù)模塊(模塊0-模塊3)，允許從多個系統(tǒng)資源同時進行零開銷訪問。

　　為了進一步優(yōu)化存儲器的使用，ADI開發(fā)出了名為VISA(可變指令集架構(gòu))的內(nèi)核增強特性。到第三代處理器為止的所有SHARC用的都是48位的固定指令長度。對于經(jīng)常使用的指令來說，這會導(dǎo)致非最優(yōu)的PM代碼存儲器使用。這些指令經(jīng)過優(yōu)化，去除了操作碼中的冗余位，產(chǎn)生了新的16位和32位寬指令。程序序列發(fā)生器經(jīng)過更新以識別這些新的優(yōu)化指令，從而使PM代碼效率提高近20%。為了實現(xiàn)后向兼容，VISA模式是源代碼編譯器的一個選項，這意味著希望保持二進制代碼兼容性的用戶可以繼續(xù)使用原來的48位方法學(xué)。

　　所有上述架構(gòu)增強特性都使系統(tǒng)開發(fā)人員能以最佳的、用戶友好的方式充分利用ADSP-2146x的高性能資源。

　　性能可擴展性

　　ADSP-2146x系列處理器能為系統(tǒng)開發(fā)人員選擇滿足系統(tǒng)成本和性能要求的處理器提供最大的靈活性。這個系列中的所有成員采用相同大小的內(nèi)部SRAM存儲器，允許開發(fā)人員保持單一的軟件架構(gòu)，但可以通過選擇較少外設(shè)或較低性能指標(biāo)的處理器來優(yōu)化系統(tǒng)成本。

　　對于要求的性能超出單個處理器的系統(tǒng)，ADI公司再次引入了鏈路口技術(shù)，以支持可擴展的多處理器平臺開發(fā)。共有兩個鏈路口可用于處理器間通信，每個端口8位寬，工作頻率可達166MHz。這些雙向端口可以被編程為發(fā)送或接收，不需要外部邏輯，還能用作處理器的引導(dǎo)結(jié)構(gòu)。

　　智能集成

　　隨著信號處理系統(tǒng)越來越復(fù)雜和成本壓力的不斷增加，處理器開發(fā)團隊一直在努力利用創(chuàng)新的外設(shè)和加速器集成方法提高DSP內(nèi)核子系統(tǒng)的性能。

　　如前所述，ADSP-2146x采用領(lǐng)先的創(chuàng)新集成進一步增強了性能，包括FIR/IIR/FFT加速器、高帶寬DDR2接口和鏈路口。

　　除了已經(jīng)成為最新SHARC處理器上標(biāo)準(zhǔn)配置的8信道ASRC、SPDIF收發(fā)器和串行通信接口(SPORT、UART、SPI、TWI)外，市場關(guān)注的一些增強功能也增加進了ADSP-2146x系列產(chǎn)品中。