SHARC處理器的起源和演進(jìn)

　　第四代SHARC系列——ADSP-2146x

　　第三代SHARC處理器在優(yōu)化性價(jià)比方面取得了成功，推動(dòng)浮點(diǎn)處理器進(jìn)入了對(duì)成本敏感的消費(fèi)類應(yīng)用，而這類應(yīng)用曾被人們認(rèn)為是不可能使用昂貴的浮點(diǎn)處理器的。

　　ADI公司現(xiàn)在面臨著一個(gè)有意思的挑戰(zhàn)：如何進(jìn)一步改進(jìn)具備優(yōu)異性價(jià)比的浮點(diǎn)處理器?

　　在定義第四代處理器時(shí)，產(chǎn)品開發(fā)團(tuán)隊(duì)注重的是核心價(jià)值，正是它們使得SHARC一直處于浮點(diǎn)DSP技術(shù)的前沿：

　　市場領(lǐng)先性能

　　架構(gòu)平衡

　　性能可擴(kuò)展性

　　智能集成

　　下面將詳細(xì)介紹上述每個(gè)關(guān)鍵的方面。

　　ADSP-2146x性能增強(qiáng)

　　在ADSP-2136x系列內(nèi)核改進(jìn)的基礎(chǔ)上，ADI的SHARC開發(fā)團(tuán)隊(duì)制定了更高的性能目標(biāo)，并采用臺(tái)積電(TSMC)的65nm硅工藝?yán)^續(xù)優(yōu)化性能和成本平衡。通過仔細(xì)的工程設(shè)計(jì)和規(guī)劃，ADI在2008年11月正式發(fā)布了ADSP-2146x系列處理器，其內(nèi)核性能可達(dá)450MHz，與最接近的競爭產(chǎn)品相比幾乎高出30%。然而，ADI設(shè)計(jì)團(tuán)隊(duì)并不滿足于僅僅增強(qiáng)性能，開始尋求創(chuàng)新的方式來大幅度提高運(yùn)算性能，同時(shí)對(duì)功耗和成本的影響降至最小。

　　許多工程師利用浮點(diǎn)處理器提供的寬動(dòng)態(tài)范圍實(shí)現(xiàn)各種算法，如圖案檢測、數(shù)據(jù)壓縮/解壓縮、加密/解密和自適應(yīng)濾波。在其中的許多運(yùn)算密集型算法中，快速傅里葉變換(FFT)、有限沖擊響應(yīng)(FIR)濾波器和無限沖激響應(yīng)(IIR)濾波器等一些基本的信號(hào)處理單元得到了廣泛使用，并作為大多數(shù)數(shù)字信號(hào)處理應(yīng)用的基礎(chǔ)。專注于這些內(nèi)核信號(hào)處理構(gòu)建模塊的ADI公司開始將這些功能集成進(jìn)2146x DMA架構(gòu)中，以便進(jìn)一步增強(qiáng)SHARC內(nèi)核的450MHz性能。

　　在簡單的編程模型基礎(chǔ)上，DSP工程師可以將這些“加速器”的每個(gè)看作是一個(gè)簡單的外設(shè)。每個(gè)加速器配置有自己的本地存儲(chǔ)器用于數(shù)據(jù)和系數(shù)存儲(chǔ)，從而不會(huì)增加內(nèi)核處理器的開銷。另外，還有一組加速器專用寄存器用于設(shè)置加速器，包括主存儲(chǔ)器中的系數(shù)起始地址、計(jì)數(shù)器等信息。當(dāng)設(shè)置完成后，程序就開始按順序運(yùn)行，用戶只需簡單地等待表示處理結(jié)束的中斷。