首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cadence?

Cadence合成技術(shù)為Renesas微系統(tǒng)公司加快生產(chǎn)時間

  • 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè) Cadence 設(shè)計(jì)系統(tǒng)公司 (NASDAQ:CDNS) 日前宣布 Renesas 微系統(tǒng)有限公司已采用 Cadence? Encounter? RTL Compiler 用于綜合實(shí)現(xiàn)，尤其是將復(fù)雜 ASIC 設(shè)計(jì)的芯片利用率提高了 15%，面積減少了 8.4%，加速了實(shí)現(xiàn)周期并降低了成本。
  • 關(guān)鍵字： Cadence  Renesas  微系統(tǒng)  ASIC  

Cadence推出首款以太網(wǎng)汽車連接性的設(shè)計(jì)IP和驗(yàn)證IP

  • 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence 設(shè)計(jì)系統(tǒng)公司 (NASDAQ:CDNS) 日前宣布將很快推出業(yè)界首款用于最新的汽車以太網(wǎng)控制器的 汽車以太網(wǎng)設(shè)計(jì) IP 和 驗(yàn)證 IP (VIP)。 基于標(biāo)準(zhǔn)的設(shè)計(jì) IP 和 VIP 支持由 OPEN Alliance Special Interest Group (SIG) 定義的最新汽車以太網(wǎng)擴(kuò)展。
  • 關(guān)鍵字： Cadence  以太網(wǎng)  

Cadence試產(chǎn)14nm測試芯片

  • 　　近日，Cadence宣布，運(yùn)用IBM FinFET制程技術(shù)所設(shè)計(jì)的 ARM Cortex-M0 處理器14nm測試晶片已投入試產(chǎn)。成功投產(chǎn)14nmSOI FinFET 技術(shù)歸功于三家廠商攜手建立的生態(tài)體系，在以 FinFET 為基礎(chǔ)的 14nm設(shè)計(jì)流程中，克服從設(shè)計(jì)到制造的各種新挑戰(zhàn)。 　　14nm生態(tài)系統(tǒng)與晶片是ARM、Cadence與IBM合作在14nm以上的先進(jìn)制程開發(fā)系統(tǒng)晶片(SoCs)之多年期協(xié)議的重大里程碑。運(yùn)用FinFET技術(shù)的14nm設(shè)計(jì)SoC實(shí)現(xiàn)了大幅減少耗電的承諾。 　　&ld
  • 關(guān)鍵字： Cadence  芯片  處理器  

Cadence宣布使用ARM和IBM工藝技術(shù)流片14納米測試芯片

  • 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS)，日前宣布流片了一款14納米測試芯片，使用IBM的FinFET工藝技術(shù)設(shè)計(jì)實(shí)現(xiàn)了一顆ARM Cortex-M0處理器。這次成功流片是三家技術(shù)領(lǐng)先企業(yè)緊密合作的結(jié)果，他們一起建立了一個產(chǎn)品體系，解決基于14納米FinFET的設(shè)計(jì)流程中內(nèi)在的從設(shè)計(jì)到生產(chǎn)的過程中出現(xiàn)的新挑戰(zhàn)。
  • 關(guān)鍵字： Cadence  IBM  ARM  芯片  

Cadence驗(yàn)證IP為ARM AMBA 4協(xié)議大幅縮短驗(yàn)證周轉(zhuǎn)時間

  • 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS)，日前宣布使用ARM AMBA協(xié)議類型的Cadence驗(yàn)證IP(VIP)實(shí)現(xiàn)多個成功驗(yàn)證項(xiàng)目，這是業(yè)界最廣泛使用的AMBA協(xié)議系列驗(yàn)證解決方案之一。
  • 關(guān)鍵字： Cadence  ARM  SoC  

Cortex-A50的希望：14nm ARM成功流片

  • 　　電子設(shè)計(jì)企業(yè)Cadence Design Systems, Inc.今天宣布，借助IBM FinFET晶體管技術(shù)，已經(jīng)成功流片了14nm工藝的ARM Cortex-M0處理器試驗(yàn)芯片。 　　 ? 　　Cadence、ARM、IBM三者之間已經(jīng)達(dá)成了多年的合作協(xié)議 　　Cadence、ARM、IBM三者之間已經(jīng)達(dá)成了多年的合作協(xié)議，共同開發(fā)14nm以及更先進(jìn)的半導(dǎo)體工藝，14nm芯片和生態(tài)系統(tǒng)就是三方合作的一個重要里程碑。 　　這次的試驗(yàn)芯片主要是用來對14nm工藝設(shè)計(jì)IP的
  • 關(guān)鍵字： Cadence  芯片  FinFET  

Cadence技術(shù)與Allegro Package Designer為掌上消費(fèi)電子市場而優(yōu)化

  • 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence 設(shè)計(jì)系統(tǒng)公司 (NASDAQ: CDNS)，日前宣布其Allegro? 16.6 Package Designer與系統(tǒng)級封裝(SiP)布局解決方案支持低端IC封裝要求，滿足新一代智能手機(jī)、平板電腦、超薄筆記本電腦的需要。
  • 關(guān)鍵字： Cadence  Allegro  IC封裝  

Cadence簽收解決方案為STMicroelectronics帶來上市優(yōu)勢

  • 全球電子設(shè)計(jì)創(chuàng)新Cadence設(shè)計(jì)系統(tǒng)公司 (NASDAQ: CDNS)，日前宣布服務(wù)于廣泛電子應(yīng)用領(lǐng)域的全球半導(dǎo)體領(lǐng)先企業(yè)STMicroelectronics，通過改用Cadence的簽收解決方案將一款28納米系統(tǒng)級芯片(SoC)的設(shè)計(jì)周期縮短了數(shù)周時間。
  • 關(guān)鍵字： Cadence  SoC  

CSR實(shí)現(xiàn)系統(tǒng)加速低功耗、混合信號芯片流片

  • 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS)宣布，緊湊型、多媒體及云領(lǐng)域的創(chuàng)新芯片及軟件解決方案的全球供應(yīng)商CSR plc (LSE: CSR; NASDAQ: CSRE)使用Cadence Encounter Digital Implementation(EDI)系統(tǒng)、Cadence Incisive Enterprise Simulator(IES)以及Cadence Conformal Low Power(CLP)加速了一款復(fù)雜低功耗、混合信號芯片的流片。
  • 關(guān)鍵字： Cadence  芯片  CSR  

Cadence推出驗(yàn)證調(diào)試器,實(shí)現(xiàn)顯著的效率提升和時間節(jié)省

  • 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS)，日前宣布推出Incisive?調(diào)試分析器，這是一款全新的面向RTL、測試平臺與SoC驗(yàn)證的創(chuàng)新驗(yàn)證調(diào)試產(chǎn)品，能實(shí)現(xiàn)調(diào)試時間與資源投入的大幅節(jié)省。
  • 關(guān)鍵字： Cadence  SoC  調(diào)試器  

Cadence推出最新版Allegro印刷電路板(PCB)技術(shù)

  • 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS)，于近日宣布推出最新版Allegro?印刷電路板(PCB)技術(shù)，解決客戶對于高效產(chǎn)品開發(fā)的簡化解決方案的需要。
  • 關(guān)鍵字： Cadence  PCB  Allegro  

Cadence發(fā)布OrCAD 16.6,PSpice性能提高達(dá)20%

  • 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(納斯達(dá)克：CDNS) 于2012年9月25日發(fā)布了具有一系列新功能的Cadence? OrCAD? 16.6 PCB設(shè)計(jì)解決方案，用戶定制功能增強(qiáng)，模擬性能提高20%， 使用戶得以更快、更有預(yù)見性地創(chuàng)建產(chǎn)品。
  • 關(guān)鍵字： Cadence  OrCAD  

Cadence首個DDR4 Design IP解決方案在28納米級芯片上得到驗(yàn)證

  • 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(Cadence Design Systems, Inc.) (NASDQ： CDNS) 日前宣布，Cadence DDR4 SDRAM PHY 和存儲控制器Design IP的首批產(chǎn)品在TSMC的28HPM和28HP技術(shù)工藝上通過硅驗(yàn)證。
  • 關(guān)鍵字： Cadence  DRAM  DDR4  

Cadence助力Denso大幅提升IC設(shè)計(jì)效率

  •  　　Cadence設(shè)計(jì)系統(tǒng)公司日前宣布，汽車零部件生產(chǎn)商Denso公司在改用了Cadence定制/模擬與數(shù)字流程之后，在低功耗混合信號IC設(shè)計(jì)方面實(shí)現(xiàn)了質(zhì)量與效率的大幅提升。將Cadence Encounter RTL-to-GDSII流程應(yīng)用于設(shè)計(jì)的數(shù)字部分之后，Denso表示比之前采用的流程減小了10%的面積，功耗降低了20% 。在設(shè)計(jì)的模擬部分，根據(jù)多次測試的數(shù)據(jù)結(jié)果，Denso使用Cadence Virtuoso定制/模擬流程(6.1版)實(shí)現(xiàn)了30%的效率提升，并預(yù)計(jì)在實(shí)際設(shè)計(jì)上也有相
  • 關(guān)鍵字： Cadence  IC設(shè)計(jì)  

Denso采用Cadence混合信號、低功耗解決方案

  • 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS)日前宣布，汽車零部件生產(chǎn)商Denso公司在改用了Cadence定制/模擬與數(shù)字流程之后，在低功耗混合信號IC設(shè)計(jì)方面實(shí)現(xiàn)了質(zhì)量與效率的大幅提升。將Cadence Encounter RTL-to-GDSII流程應(yīng)用于設(shè)計(jì)的數(shù)字部分之后，Denso表示比之前采用的流程減小了10%的面積，功耗降低了20% 。
  • 關(guān)鍵字： Cadence  Denso  混合信號  
共352條 13/24 |‹ « 11 12 13 14 15 16 17 18 19 20 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473