首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> cadence?

Cadence收購Tensilica，夯實(shí)IP實(shí)力

  • 2013年3月11日，EDA領(lǐng)頭羊Cadence宣布，其已與在數(shù)據(jù)平面處理(DPU) IP領(lǐng)域的領(lǐng)導(dǎo)者Tensilica以約3.8億美元現(xiàn)金收購Tensilica達(dá)成協(xié)議。至此，Cadence在高速數(shù)據(jù)處理和接口IP方面布局已基本就緒，為下一代SoC設(shè)計(jì)做好了IP準(zhǔn)備。
  • 關(guān)鍵字： Cadence  ARM  CPU  201304  

16納米/14納米FinFET技術(shù)：最新最前沿的電子技術(shù)

  • FinFET技術(shù)是電子行業(yè)的下一代前沿技術(shù)，是一種全新的新型的多門3D晶體管。和傳統(tǒng)的平面型晶體管相比，F(xiàn)inFET器件可以提供更顯著的功耗和性能上的優(yōu)勢(shì)。英特爾已經(jīng)在22nm上使用了稱為“三柵”的FinFET技術(shù)，同時(shí)許多晶圓廠也正在準(zhǔn)備16納米或14納米的FinFET工藝。
  • 關(guān)鍵字： Cadence  FinFET  晶圓  201304  

低成本多路輸出CMOS帶隙基準(zhǔn)電壓源設(shè)計(jì)

  • 摘要：在傳統(tǒng)Brokaw帶隙基準(zhǔn)源的基礎(chǔ)上，提出一種采用自偏置結(jié)構(gòu)和共源共柵電流鏡的低成本多路基準(zhǔn)電壓輸出的CMOS帶隙基準(zhǔn)源結(jié)構(gòu)，省去了一個(gè)放大器，并減小了所需的電阻阻值，大大降低了成本，減小了功耗和噪聲。該
  • 關(guān)鍵字： 帶隙基準(zhǔn)源  多路基準(zhǔn)電壓輸出  溫度系數(shù)  Cadence  

ARM攜手Cadence：開發(fā)基于TSMC 16納米FinFET的A57處理器

  • ARM和Cadence近日宣布合作細(xì)節(jié)，揭示其共同開發(fā)首款基于臺(tái)積電16納米FinFET制程的ARM?Cortex?-A57處理器，實(shí)現(xiàn)對(duì)16納米性能和功耗縮小的承諾。測(cè)試芯片是采用完整的Cadence RTL-to-signoff流程、 Cadence Virtuoso 定制設(shè)計(jì)平臺(tái)、ARM Artisan?標(biāo)準(zhǔn)單元庫和臺(tái)積電的存儲(chǔ)器的宏 ? ??? Cortex -A57處理器是ARM迄今為止性能最高的處理器，基于新的64位指令集
  • 關(guān)鍵字： Cadence  設(shè)計(jì)  EDA  

Cadence和TSMC為16納米FinFET開發(fā)設(shè)計(jì)架構(gòu)

  • Cadence設(shè)計(jì)系統(tǒng)公司4月9日宣布與TSMC簽訂了一項(xiàng)長(zhǎng)期合作協(xié)議，共同開發(fā)16納米FinFET技術(shù)，以其適用于移動(dòng)、網(wǎng)絡(luò)、服務(wù)器和FPGA等諸多應(yīng)用領(lǐng)域。此次合作非常深入，開始于工藝制造的早期階段，貫穿于設(shè)計(jì)分析至設(shè)計(jì)簽收，全面有效解決FinFETs設(shè)計(jì)存在的問題，從而交付能實(shí)現(xiàn)超低功耗、超高性能芯片的設(shè)計(jì)方案。 ????在16納米及以下工藝技術(shù)下設(shè)計(jì)開發(fā)系統(tǒng)級(jí)芯片設(shè)計(jì)（SoC），只有FinFET 技術(shù)才具備功率、性能和面積上（PPA）的獨(dú)特優(yōu)勢(shì)。與平面FE
  • 關(guān)鍵字： Cadence  設(shè)計(jì)  EDA  

ARM攜Cadence開發(fā)Cortex-A57 64位處理器

  • ARM (LSE:ARM; Nasdaq: ARMH) 和Cadence (NASDAQ: CDNS) 日前宣布合作細(xì)節(jié)，揭示其共同開發(fā)首款基于臺(tái)積電16納米FinFET制程的ARM?Cortex?-A57處理器，實(shí)現(xiàn)對(duì)16納米性能和功耗縮小的承諾。 測(cè)試芯片是采用完整的Cadence RTL-to-signoff流程、 Cadence Virtuoso 定制設(shè)計(jì)平臺(tái)、ARM Artisan?標(biāo)準(zhǔn)單元庫和臺(tái)積電的存儲(chǔ)器的宏。
  • 關(guān)鍵字： ARM  Cadence  處理器  Cortex-A57  

電路設(shè)計(jì)模塊化與設(shè)計(jì)重利用

  • 摘要：本文主要介紹了在Cadence Board Design System上實(shí)現(xiàn)電路設(shè)計(jì)模塊化與設(shè)計(jì)重利用的設(shè)計(jì)方法。
    關(guān)鍵詞：Cadence Concept—HDL；原理圖；子電路；模塊化；層次化

    隨著電路設(shè)計(jì)復(fù)雜程度的增加，設(shè)計(jì)
  • 關(guān)鍵字： Cadence Concept&mdash  HDL  原理圖  子電路  模塊化  層次化  

Cadence宣布收購Tensilica

  • 　　Tensilica公司的數(shù)據(jù)平面處理單元(DPUs)與Cadence公司的設(shè)計(jì)IP相結(jié)合，將為移動(dòng)無線、網(wǎng)絡(luò)基礎(chǔ)設(shè)施、汽車信息娛樂和家庭應(yīng)用等各方面提供更優(yōu)化的IP解決方案。 　　作為業(yè)界標(biāo)準(zhǔn)處理器架構(gòu)的補(bǔ)充，Tensilica公司的IP提供了應(yīng)用優(yōu)化的子系統(tǒng)，以提高產(chǎn)品的辨識(shí)度和更快地進(jìn)入市場(chǎng)。 　　全球持有Tensilica公司IP授權(quán)許可的公司超過200個(gè)，包括系統(tǒng)OEM制造商及世界前10大半導(dǎo)體公司中的7家。Tensilica的IP核在全球的總出貨量已超過20億枚。 　　2013年3月1
  • 關(guān)鍵字： Cadence  IP  

Cadence宣布收購Tensilica

  • ?　　· Tensilica公司的數(shù)據(jù)平面處理單元(DPUs)與Cadence公司的設(shè)計(jì)IP相結(jié)合，將為移動(dòng)無線、網(wǎng)絡(luò)基礎(chǔ)設(shè)施、汽車信息娛樂和家庭應(yīng)用等各方面提供更優(yōu)化的IP解決方案。 　　· 作為業(yè)界標(biāo)準(zhǔn)處理器架構(gòu)的補(bǔ)充，Tensilica公司的IP提供了應(yīng)用優(yōu)化的子系統(tǒng)，以提高產(chǎn)品的辨識(shí)度和更快地進(jìn)入市場(chǎng)。 　　· 全球持有Tensilica公司IP授權(quán)許可的公司超過200個(gè)，包括系統(tǒng)OEM制造商及世界前10大半導(dǎo)體公司中的7家。Tensilic
  • 關(guān)鍵字： Cadence  Tensilica  嵌入式  

GLOBALFOUNDRIES與三星支持最新Cadence Virtuoso先進(jìn)節(jié)點(diǎn)

  • 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司 (NASDAQ: CDNS)，日前宣布其兩家主要晶圓代工廠合作伙伴--三星晶圓廠與GLOBALFOUNDRIES已經(jīng)支持最新Cadence面向20與14納米先進(jìn)節(jié)點(diǎn)設(shè)計(jì)的定制/模擬技術(shù)。兩家晶圓廠正在為新推出的Cadence Virtuoso先進(jìn)節(jié)點(diǎn)提供基于SKILL的工藝設(shè)計(jì)工具包(PDK)。
  • 關(guān)鍵字： Cadence  三星  晶圓  

Cadence與GLOBALFOUNDRIES合作推動(dòng)20納米生產(chǎn)工藝的定制/模擬與數(shù)字設(shè)計(jì)

  • 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS)，日前宣布GLOBALFOUNDRIES已經(jīng)認(rèn)證關(guān)鍵的Cadence技術(shù)，用于其20納米LPM技術(shù)的定制/模擬、數(shù)字和混合信號(hào)設(shè)計(jì)、實(shí)現(xiàn)和驗(yàn)證。驗(yàn)證涵蓋了Virtuoso和Encounter平臺(tái)，包括業(yè)界標(biāo)準(zhǔn)的SKILL工藝設(shè)計(jì)工具包(PDK)。
  • 關(guān)鍵字： Cadence  20納米  LPM  

Cadence協(xié)議收購Cosmic Circuits,擴(kuò)張IP業(yè)務(wù)

  • 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence 設(shè)計(jì)系統(tǒng)公司(納斯達(dá)克：CDNS)，日前宣布協(xié)議收購Cosmic Circuits 私人有限公司，這是一家領(lǐng)先的以模擬和混合信號(hào)IP為核心的公司。Cosmic Circuits提供在40nm和28nm工藝節(jié)點(diǎn)上經(jīng)過硅驗(yàn)證的接口類及先進(jìn)的混合信號(hào)IP解決方案，20nm和FinFET的產(chǎn)品正在開發(fā)中。
  • 關(guān)鍵字： Cadence  Cosmic  混合信號(hào)  

半導(dǎo)體業(yè)新的驅(qū)動(dòng)力在哪里

  • 編者按：不久前，Cadence在華舉行了進(jìn)入中國(guó)20周年的慶典;今年又將迎來30歲華誕。三十而立，Cadence作為EDA(電子設(shè)計(jì)自動(dòng)化)工具的領(lǐng)軍企業(yè)，如何看待半導(dǎo)體業(yè)?對(duì)我國(guó)本土IC設(shè)計(jì)業(yè)有何建議?
  • 關(guān)鍵字： Cadence  EDA  201301  

新版Cadence Incisive平臺(tái)可將SoC驗(yàn)證效率提升一倍

  • 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS)，日前公布了一個(gè)新版的尖端功能驗(yàn)證平臺(tái)與方法學(xué)，擁有全套最新增強(qiáng)功能，與之前發(fā)布的版本相比，可將SoC驗(yàn)證效率提高一倍。Incisive ?12.2提供了兩倍性能，全新Incisive調(diào)試分析器產(chǎn)品，全新低功耗建模，以及當(dāng)今復(fù)雜IP與SoC高效驗(yàn)證所需的數(shù)百種其他功能。
  • 關(guān)鍵字： Cadence  Incisive  SoC  

Cadence：做大，更要做強(qiáng)

  • 收購是做大的一種途徑。EDA工具業(yè)給人的印象是三大公司稱雄，并購案時(shí)有發(fā)生。并購使大者恒大，資本、技術(shù)密集。例如Cadence一直在陸續(xù)收購。Cadence在埋頭把核心技術(shù)和客戶服務(wù)搞好后，有了充足的盈利就考慮收購公司，以給股東帶來更大的回報(bào)。
  • 關(guān)鍵字： Cadence  設(shè)計(jì)  EDA  
共352條 12/24 |‹ « 10 11 12 13 14 15 16 17 18 19 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473